

	L #	Hits	Search Text	DBs	Time Stamp
1	L1	22284 2	pe or polyethylene	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:17
2	L2	12856	greensheet or (green or ceramic) adj (sheet or tape)	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:18
3	L3	68441 4	fiber or fibrous	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:18
4	L4	13	1 and 2 and 3	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:21
5	L5	102	2 and mesh	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:21
6	L6	14	5 and 3	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:22
7	L7	732	kuramitsu	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:22
8	L8	32	2 and 7	EPO; JPO; DERW ENT; IBM TDB	2003/05/0 1 11:39

	L #	Hits	Search Text	DBs	Time Stamp
9	L9	32344 1	network	EPO; JPO; DERW ENT; IBM_ TDB	2003/05/0 1 11:39
10	L10	33	2 and 9	EPO; JPO; DERW ENT; IBM_ TDB	2003/05/0 1 11:39

PAT-NO: JP411111559A
DOCUMENT-IDENTIFIER: JP 11111559 A
TITLE: PRODUCTION OF CERAMIC ELECTRICAL
COMPONENT
PUBN-DATE: April 23, 1999

INVENTOR-INFORMATION:

NAME

NAGAI, ATSUO

SAKAGUCHI, YOSHIYA

KURAMITSU, HIDENORI

KOMATSU, KAZUHIRO

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP09269551

APPL-DATE: October 2, 1997

INT-CL (IPC): H01G004/30, H01G004/12 , H01G004/12

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a method for producing ceramic electrical components by which a laminated block can be easily divided into individual laminate after it has been press-fitted.

SOLUTION: A first ceramic sheet 1, which contains polyethylene and a ceramic material and whose porosity is 30% or higher, is placed on a support 7, and a second ceramic sheet 2 provided with an inner electrode 3 is laminated thereon to form a laminated block. Then the laminated block is

press-fitted and cut,
and after it has been kept at a temperature of softening
temperature or higher
and melting temperature but lower than of polyethylene, it
is divided into
individual laminate. Further, the laminates are baked to
form an outer
electrode, thereby forming a laminated ceramic capacitor.

COPYRIGHT: (C)1999, JPO

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-111559

(43) 公開日 平成11年(1999) 4月23日

(51) Int.Cl.⁶

H 0 1 G 4/30
4/12

識別記号

3 1 1
3 5 5
3 6 4

F I

H 0 1 G 4/30
4/12

3 1 1 Z
3 5 5
3 6 4

審査請求 有 請求項の数 5 O L (全 5 頁)

(21) 出願番号 特願平9-269551

(22) 出願日 平成9年(1997)10月2日

(71) 出願人 000005821

松下電器産業株式会社
大阪府門真市大字門真1006番地

(72) 発明者 長井 淳夫

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 坂口 佳也

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 倉光 秀紀

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74) 代理人 弁理士 滝本 智之 (外1名)

最終頁に続く


(54) 【発明の名称】 セラミック電子部品の製造方法

(57) 【要約】

【課題】 圧着後、個々の積層体に容易に分離することのできるセラミック電子部品の製造方法を提供することを目的とするものである。

【解決手段】 ポリエチレンとセラミック原料を含有するとともに、多孔度が30%以上の第1のセラミックシート1を支持体7上に配置し、この上に内部電極3を形成した第2のセラミックシート2を積層して積層体ブロックを形成する。次に積層体ブロック圧着した後切断し、ポリエチレンの軟化点以上融点未満の温度に保持した後に個々の積層体に分離する。その後積層体を焼成し、外部電極11を形成し、積層セラミックコンデンサを得る。

1 第1のセラミックシート 3 内部電極
2 第2のセラミックシート 7 支持体



【特許請求の範囲】

【請求項1】 ポリエチレンとセラミック原料を含有するとともに、多孔度が30%以上の第1のセラミックシートを少なくとも一枚支持体上に配置する第1の工程と、次にこの第1のセラミックシート上に上面に所望の形状の導電体層を形成した第2のセラミックシートを複数枚積層して積層体ブロックを形成する第2の工程と、次いで前記積層体ブロック圧着した後、所望の形状の積層体に切断し、前記ポリエチレンの軟化点以上、前記ポリエチレンの融点未満の温度に保持した後に個々の積層体に分離する第3の工程と、その後前記積層体を焼成する第4の工程とを備えたセラミック電子部品の製造方法。

【請求項2】 第2のセラミックシートはポリエチレンと反応しにくい有機成分を含有する請求項1に記載のセラミック電子部品の製造方法。

【請求項3】 ポリエチレンと反応しにくい有機成分として、ポリビニルブチラールを用いる請求項2に記載のセラミック電子部品の製造方法。

【請求項4】 第1のセラミックシートの厚みの合計は、40 μ m以上である請求項1～請求項3のいずれか一つに記載のセラミック電子部品の製造方法。

【請求項5】 第3の工程における温度は60～140℃とする請求項1～請求項4のいずれか一つに記載のセラミック電子部品の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、例えば積層セラミックコンデンサなどのセラミック電子部品の製造方法に関するものである。

【0002】

【従来の技術】図2は一般的な積層セラミックコンデンサの一部切欠斜視図であり、10はセラミック誘電体層、3は内部電極、11は外部電極であり、内部電極3は各々外部電極11に接続されている。

【0003】以下に従来の積層セラミックコンデンサの製造方法について説明する。まずチタン酸バリウム等の誘電体材料と、ポリビニルブチラール等のバインダ成分と、ベンジルブチルフタレート等の可塑剤成分と、溶剤成分等とを混合し、スラリー化した後、ドクターブレード法を用いてPET等のベースフィルム上にセラミック誘電体層10となるセラミックシートを形成する。次にこのセラミックシート上に内部電極3となる金属ペーストを複数形成する。次いで剛性を有する支持体上に接着層を介して内部電極3を形成したセラミックシートを積層後、静水圧プレスによりセラミックシート同士を圧着し、積層体ブロックを得る。次に、この積層体ブロックを所定のチップ形状の積層体に切断し、焼成後、両端面に外部電極11を設けることで積層セラミックコンデンサを得る。

【0004】

【発明が解決しようとする課題】しかしながら、上記方法によると接着層の接着力が強い場合には、切断後積層体が支持体から分離し難いといった問題点を有していた。

【0005】そこで本発明は、圧着後、個々の積層体に容易に分離することのできるセラミック電子部品の製造方法を提供することを目的とするものである。

【0006】

【課題を解決するための手段】この目的を達成するために本発明のセラミック電子部品の製造方法は、ポリエチレンとセラミック原料を含有するとともに、多孔度が30%以上の第1のセラミックシートを少なくとも一枚支持体上に配置する第1の工程と、次にこの第1のセラミックシート上に上面に所望の形状の導電体層を形成した第2のセラミックシートを複数枚積層して積層体ブロックを形成する第2の工程と、次いで前記積層体ブロック圧着した後、所望の形状の積層体に切断し、前記ポリエチレンの軟化点以上、前記ポリエチレンの融点未満の温度に保持した後に個々の積層体に分離する第3の工程と、その後前記積層体を焼成する第4の工程とを備えたセラミック電子部品の製造方法である。

【0007】この方法によると、第3の工程において、ポリエチレンを含む第1のセラミックシートが急激に収縮することにより、個々の積層体に容易に分離することができる。

【0008】

【発明の実施の形態】本発明の請求項1に記載の発明は、ポリエチレンとセラミック原料を含有するとともに、多孔度が30%以上の第1のセラミックシートを少なくとも一枚支持体上に配置する第1の工程と、次にこの第1のセラミックシート上に上面に所望の形状の導電体層を形成した第2のセラミックシートを複数枚積層して積層体ブロックを形成する第2の工程と、次いで前記積層体ブロック圧着した後、所望の形状の積層体に切断し、前記ポリエチレンの軟化点以上、前記ポリエチレンの融点未満の温度に保持した後に個々の積層体に分離する第3の工程と、その後前記積層体を焼成する第4の工程とを備えたセラミック電子部品の製造方法であり、第3の工程において個々の積層体に容易に分離することができる。

【0009】請求項2に記載の発明は、第2のセラミックシートとしてポリエチレンと反応しにくい有機成分を含有するセラミックシートを用いる請求項1に記載のセラミック電子部品の製造方法であり、第3の工程においてさらに容易に個々の積層体に分離しやすくなるものである。

【0010】請求項3に記載の発明は、ポリエチレンと反応しにくい有機成分として、ポリビニルブチラールを用いる請求項2に記載のセラミック電子部品の製造方法

であり、第3の工程においてさらに容易に個々の積層体に分離しやすくなるものである。

【0011】請求項4に記載の発明は、第1のセラミックシートの厚みを40 μ m以上とする請求項1～請求項3のいずれか一つに記載のセラミック電子部品の製造方法であり、積層体ブロックの導電体層形成部分と導電体層非形成部分の段差を吸収することにより、クラックなどの構造欠陥のないセラミック電子部品を得ることができる。

【0012】請求項5に記載の発明は、第3の工程における温度を60～140℃とする請求項1～請求項4のいずれか一つに記載のセラミック電子部品の製造方法であり、ポリエチレンを含む第1のセラミックシートが急激に収縮することにより、個々の積層体に容易に分離することができる。

【0013】以下本発明の一実施の形態について積層セラミックコンデンサを例に説明する。

【0014】(実施の形態1) 図1は、本実施の形態における積層セラミックコンデンサの一製造工程を説明するための断面図である。

【0015】1は第1のセラミックシート、2は第2のセラミックシート、3は内部電極、4は内部電極形成部分、5は内部電極非形成部分、6は第1のセラミックシート1と第2のセラミックシート2との界面、7は支持体である。

【0016】まず、重量平均分子量が400000のポリエチレンと、チタン酸バリウムを主成分とする誘電体粉末を用いて、多孔度が70%で、厚みが約80 μ mの第1のセラミックシート1を用意する。次にこの第1のセラミックシート1を厚み1.0mmのステンレス製金属板または、厚み3.0mmのアルミナ板よりなる剛性を有する支持体7上に配置する。次いで、チタン酸バリウムを主成分とする誘電体粉末、ポリビニルブチラール樹脂からなるバインダ成分、ベンジルブチルフタレートからなる可塑剤成分、イソプロパノールからなる溶剤成分を混合し、スラリー化した後、ドクターブレード法により、図2においてセラミック誘電体層10となる第2のセラミックシート2を作製する。この第2のセラミックシート2の厚みは約15 μ mである。さらにこの上面に、ニッケルを主成分とする内部電極3を所望の形状に複数形成する。内部電極3の厚みは、2.5 μ mである。次に、この内部電極3を形成した第2のセラミック

シート2を内部電極3が第2のセラミックシート2を挟んで対向するように順次150枚重ね合わせた積層体ブロックを形成後、積層体ブロックを支持体7ごと柔軟材などの袋に入れ、真空包装し、85℃、200kg/cm²で静水圧プレスした後に、第2のセラミックシート2同士を接着させる。85℃に加熱することは、ポリビニルブチラール樹脂が軟化する温度であり、第2のセラミックシート2同士の接着が発生する。また第1のセラミックシート1は、従来のポリビニルブチラール樹脂とセラミック粉末からなる第2のセラミックシート2と比較すると多孔度が高く、弾性を有しているため、静水圧プレス時には、まるでクッションのように作用し、内部電極形成部分4の直下にある第1のセラミックシート1は高圧縮率を示し、内部電極非形成部分5の直下にある第1のセラミックシート1については低圧縮率を示すために、内部電極形成部分4はもちろんのこと内部電極非形成部分5にも十分な圧力を加えることができ、内部電極形成部分4の接着力が強固となるためにクラックの発生を抑制することができる。さらに第1のセラミックシート1と第2のセラミックシート2との界面6は、実質的には強固な結合は持たないが、第1及び第2のセラミックシート1、2の表面の凹凸による物理的な比較的に弱い接着である。その後、積層体ブロックを押し切り方式で縦3.2mm、横1.6mmのチップ形状の積層体に切断した後に、110℃の大気中に約15分放置する。この時に、ポリエチレンを含む第1のセラミックシート1は急激に収縮を始めるのに対して、ポリビニルブチラール樹脂を含む第2のセラミックシート2は収縮しないため、容易に個々の積層体に分離される。分離された積層体を大気中300℃にて脱バイし、ニッケルが酸化しないように、ニッケルの平衡酸素分圧以下の酸素濃度雰囲気中で焼成して焼結体を得る。次いでこの焼結体の両端面に図2に示すように外部電極11を形成、メッキを施した後に完成品に至る。

【0017】(表1)に、従来のように積層体ブロックと支持体との間に接着層を設けた場合と、本実施の形態のように積層体ブロックと支持体7との間に第1のセラミックシート1を設けた場合での、切断後、支持体から積層体の分離のしやすさと、焼成後の構造欠陥発生数とを比較して示している。

【0018】

【表1】

	支持体からの 分離率 (%)	焼結体の構造 欠陥発生率 (%)
本発明 (支持体＋ セラミックシート)	100	0
従来法 (支持体＋接着層)	95	3

【0019】(表1)からも明らかなように従来法の方が支持体からの分離率がやや悪く、積層体が支持体上に残留することが分かる。また焼結体の構造欠陥発生率についても、従来法の方がやや悪い。構造欠陥発生状態は図4に示すように、焼結体の側面にクラック100が発生しており、第2のセラミックシート2の圧着時に内部電極3のない部分に圧力がかからず、接着不良になったと考えられる。

【0020】以上のように、積層体ブロックと支持体7の間に多孔度の高い第1のセラミックシート1を用いることで、支持体7との分離を従来よりも容易に行うことができるばかりか、第2のセラミックシート2間の接着力不足による構造欠陥を抑制することができ、製造歩留まりを大幅に向上させることができる。

【0021】なお、本実施の形態においては、第1のセラミックシート1として、重量平均分子量が40000のポリエチレンとチタン酸バリウムを主成分とする誘電体粉末を用いて、多孔度が70%で、厚みが80 μ mの第1のセラミックシート1を用いたが、これに限られたものではなく、ポリエチレンの重量平均分子量は40000以上で、多孔度は30～80%未満の範囲にあるセラミックシートであれば同様の効果が得られる。

【0022】また、本実施の形態においては、第1のセラミックシート1は厚み約80 μ mのものを一枚だけ用いたが、厚みの薄い第1のセラミックシート1を複数枚重ね合わせて用いても構わない。支持体7と積層体ブロックの間に介在する一枚あるいは複数枚の第1のセラミックシート1の合計厚みが40 μ m以上であれば、積層体ブロックの内部電極形成部分4と、内部電極非形成部分5の段差の吸収を十分に行うことができ、クラック100や層間剥離などの構造欠陥の発生を防止することができる。

*【0023】さらに本実施の形態では、第2のセラミックシート2間を圧着するために、静水圧プレスを行ったが、図3に示すように積層体ブロックの上、下面にプレス板31、32を設けて、一軸加圧により第2のセラミックシート2間を圧着してもよい。一軸プレスで加圧する下面のプレス板31と積層体ブロックの間に第1のセラミックシート1を設けるだけでも、積層体ブロックを切断後、個々の積層体に容易に分離できるとともに内部電極3の有無による段差が吸収できるが、上面のプレス板32と積層体ブロックの間にも第1のセラミックシート1を設けることにより、さらに効果がある。しかしながら、静水圧プレスの方が第2のセラミックシート2のどの部分においても均一に圧力がかかるために、積層ずれの発生を防止できる。

【0024】さらにまた、本実施の形態では積層体ブロックを切断後、110℃の大気中に約15分保持しているが、第1のセラミックシート1に含有されるポリエチレンの軟化点以上融点未満(60～140℃)で保持し、第1のセラミックシート1の収縮が起き、第1のセラミックシート1と第2のセラミックシート2との界面6の物理的な接着力は開放されるため、個々の積層体に分離できる。

【0025】また本実施の形態においては、積層セラミックコンデンサについてのみ説明したが、本発明の製造方法を用いることにより、積層バリスタ、積層サーミスタ、積層フィルタ、積層フェライト部品、セラミック多層基板など他の積層型のセラミック電子部品についても同様の効果が得られる。

【0026】

【発明の効果】以上本発明によると、積層体ブロックを切断後、容易に個々の積層体に分離できるとともに、導電体層の有無による圧着時の加圧力の不均一に起因する

クラックなどの焼結体の構造欠陥の発生を抑制することができる。

【0027】その結果、セラミック電子部品の製造において歩留まりを大幅に向上させることができる。特に高積層が要求される積層セラミックコンデンサの歩留まり向上に対しては絶大な効果がある。

【図面の簡単な説明】

【図1】本発明の一実施の形態における積層セラミックコンデンサの圧着工程を説明する断面図

【図2】一般的な積層セラミックコンデンサの一部切欠

斜視図

【図3】従来の積層セラミックコンデンサの圧着工程を説明する断面図


【図4】クラックの発生した焼結体の斜視図

【符号の説明】


- 1 第1のセラミックシート
- 2 第2のセラミックシート
- 3 内部電極
- 7 支持体
- 10 セラミック誘電体層

【図1】


- 1 第1のセラミックシート
- 2 第2のセラミックシート
- 3 内部電極
- 7 支持体




【図2】



【図4】



【図3】



フロントページの続き

(72)発明者 小松 和博

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

PAT-NO: JP02001110669A
DOCUMENT-IDENTIFIER: JP 2001110669 A
TITLE: METHOD FOR MANUFACTURING CERAMIC
ELECTRONIC COMPONENT
PUBN-DATE: April 20, 2001

INVENTOR-INFORMATION:

NAME

NAGAI, ATSUO

SAKAGUCHI, YOSHIYA

KURAMITSU, HIDENORI

COUNTRY

N/A

N/A

N/A

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP11286522

APPL-DATE: October 7, 1999

INT-CL (IPC): H01G004/12, H01G004/30

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a method for manufacturing a ceramic electronic component of little short-circuit failure by suppressing infiltration of metal components into a ceramic sheet.

SOLUTION: A ceramic sheet 10 is prepared where polyethylene 12 has a network structure with an organic substance and ceramic powder 11 present in a layered form. A conductor layer is formed on a base film and transferred onto the ceramic sheet 10 to produce a ceramic sheet with the conductor layer. Then,

the ceramic sheet with the conductor layer is stacked to produce a laminate, and an external electrode is formed after burning.

COPYRIGHT: (C)2001,JPO

PAT-NO: JP02001093772A
DOCUMENT-IDENTIFIER: JP 2001093772 A
TITLE: METHOD FOR MANUFACTURING CERAMIC
ELECTRONIC COMPONENT
PUBN-DATE: April 6, 2001

INVENTOR-INFORMATION:
NAME COUNTRY
NAGAI, ATSUO N/A
SAKAGUCHI, YOSHIYA N/A
KURAMITSU, HIDENORI N/A

ASSIGNEE-INFORMATION:
NAME COUNTRY
MATSUSHITA ELECTRIC IND CO LTD N/A

APPL-NO: JP11268636

APPL-DATE: September 22, 1999

INT-CL (IPC): H01G004/12, H01G004/30 , H01G013/00

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a ceramic electronic component having few short troubles.

SOLUTION: This manufacturing method includes a first process of pressing a ceramic sheet 10a, containing ceramic powder and an organic matter to reduce the percentage of voids, a second process of forming a conductor layer 2, using a metallic past on this ceramic sheet 10b next, the third process of getting a stack by stacking a plurality of ceramic sheets 10b where these conductor

layers 2 are made such that the conductor layers 2 face each other, with the ceramic sheet 10b between each, and the fourth process of baking this stack, and since the conductor layer 2 is made on the ceramic sheets 10b after reducing the percentage of voids, the penetration of metallic components into the ceramic sheet 10b can be suppressed.

COPYRIGHT: (C)2001,JPO

>

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-93772

(P2001-93772A)

(43) 公開日 平成13年4月6日 (2001.4.6)

(51) Int.Cl. ⁷	識別記号	F I	テ-マコト* (参考)
H 0 1 G 4/12	3 6 4	H 0 1 G 4/12	3 6 4 5 E 0 0 1
4/30	3 1 1	4/30	3 1 1 Z 5 E 0 8 2
13/00	3 9 1	13/00	3 9 1 E

審査請求 有 請求項の数16 O L (全 9 頁)

(21) 出願番号 特願平11-268636

(22) 出願日 平成11年9月22日 (1999.9.22)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 長井 淳夫

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 坂口 佳也

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74) 代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

(54) 【発明の名称】 セラミック電子部品の製造方法

(57) 【要約】

【課題】 ショート不良の少ないセラミック電子部品を提供することを目的とする。

【解決手段】 セラミック粉末と有機物とを含有するセラミックシート10aを加圧し空隙率を減少させる第1工程と、次にこのセラミックシート10b上に金属ペーストを用いて導電体層2を形成する第2工程と、次いでこの導電体層2を形成したセラミックシート10bを導電体層2がセラミックシート10bを挟んで対向するように複数枚積層して積層体を得る第3工程と、この積層体を焼成する第4工程とを有するものであり、空隙率を減少させてからセラミックシート10b上に導電体層2を形成するため、セラミックシート10bの内部への金属成分の浸入を抑制することができる。



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-110669

(P2001-110669A)

(43) 公開日 平成13年4月20日 (2001.4.20)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード* (参考)
H 0 1 G 4/12	3 6 4	H 0 1 G 4/12	5 E 0 0 1
4/30	3 1 1	4/30	3 1 1 F 5 E 0 8 2

審査請求 有 請求項の数 5 O L (全 5 頁)

(21) 出願番号	特願平11-286522	(71) 出願人	000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地
(22) 出願日	平成11年10月7日 (1999.10.7)	(72) 発明者	長井 淳夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(72) 発明者	坂口 佳也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(74) 代理人	100097445 弁理士 岩橋 文雄 (外2名)

最終頁に続く

(54) 【発明の名称】 セラミック電子部品の製造方法

(57) 【要約】

【課題】 金属成分のセラミックシートへの浸入を抑制しショート不良の少ないセラミック電子部品の製造方法を提供することを目的とする。


【解決手段】 ポリエチレン12が網目構造でかつ有機物とセラミック粉末11とが層状に存在しているセラミックシート10を準備し、また、ベースフィルム上に導電体層を形成し、次に、セラミックシート10上に導電体層を転写して導電体層付きセラミックシートを作製し、次いで導電体層付きセラミックシートを積層して積層体を作製し、焼成後外部電極を形成する。

10 セラミックシート

11 セラミック粉末

12 ポリエチレン

13 空隙



PAT-NO: JP411251182A
DOCUMENT-IDENTIFIER: JP 11251182 A
TITLE: MANUFACTURE OF CERAMIC ELECTRONIC
COMPONENT
PUBN-DATE: September 17, 1999

INVENTOR-INFORMATION:

NAME	COUNTRY
NAGAI, ATSUO	N/A
MIURA, KATSUYUKI	N/A
KURAMITSU, HIDENORI	N/A
OMIYA, MAHITO	N/A
INAGAKI, SHIGEKI	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP10049149

APPL-DATE: March 2, 1998

INT-CL (IPC): H01G004/30, H01G004/12

ABSTRACT:

PROBLEM TO BE SOLVED: To improve the transfer property and to ensure enough electrical properties, when a conductive layer is formed on a ceramic sheet through transfer in a method for manufacturing a ceramic electronic component.

SOLUTION: A method for manufacturing a ceramic electronic component has a step for preparing a ceramic sheet comprised of a ceramic component and at least one type of organic substance, a step for forming a

conductive layer 14
comprised of a metal component and at least one type of
organic substance on a
base film 12 via a releasing layer 13, a step for
transferring the conductive
layer 14 on the ceramic sheet, a step for obtaining a
laminate by transferring
alternately a ceramic sheet and a conductive layer 14
several times and a step
for firing.

COPYRIGHT: (C)1999,JPO

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-251182

(43) 公開日 平成11年(1999) 9月17日

(51) Int.Cl.⁸H 0 1 G 4/30
4/12

識別記号

3 1 1
3 6 4

F I

H 0 1 G 4/30
4/123 1 1 F
3 6 4

審査請求 有 請求項の数 5 O L (全 6 頁)

(21) 出願番号 特願平10-49149

(22) 出願日 平成10年(1998) 3月2日

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 長井 淳夫

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 三浦 克之

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72) 発明者 倉光 秀紀

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74) 代理人 弁理士 岩橋 文雄 (外2名)

最終頁に続く

(54) 【発明の名称】 セラミック電子部品の製造方法

(57) 【要約】


【課題】 導電体層を転写によってセラミックシート上に形成するセラミック電子部品の製造方法において転写性を改善し、十分な電気的特性を確保することを目的とする。

【解決手段】 セラミック成分と少なくとも1種類以上の有機物からなるセラミックシートを準備するステップと、ベースフィルム12上に離型層13を介して金属成分と少なくとも1種類以上の有機物からなる導電体層14を形成するステップと、前記導電体層14をセラミックシート上に転写するステップと、さらにその上にセラミックシートおよび導電体層14を交互に複数回転写し、積層体を得るステップと、焼成するステップとを有することを特徴とするセラミック電子部品の製造方法である。

12 ベースフィルム

13 離型層

14 導電体層



【特許請求の範囲】

【請求項1】 セラミック成分と少なくとも1種類以上の有機物からなるセラミックシートを準備するステップと、支持体上に離型層を介して金属成分と少なくとも1種類以上の有機物からなる導電体層を形成するステップと、この導電体層を前記セラミックシート上に転写するステップと、さらにその上に前記セラミックシートおよび前記導電体層を交互に複数回転写し、積層体を得るステップと、この積層体を焼成するステップとを有することを特徴とするセラミック電子部品の製造方法。

【請求項2】 離型層は導電体層中に含まれる有機物の軟化点よりも高い軟化点を有することを特徴とする請求項1に記載のセラミック電子部品の製造方法。

【請求項3】 離型層は、アクリル樹脂、エポキシ樹脂、メラミン樹脂の内少なくとも1種類以上を含有することを特徴とする請求項1に記載のセラミック電子部品の製造方法。

【請求項4】 離型層の大きさは、セラミックシートよりも大きいことを特徴とする請求項1～請求項3のいずれか一つに記載のセラミック電子部品の製造方法。

【請求項5】 導電体層中に含まれる有機物は、セラミックシート中に含まれる有機物と少なくとも1種類以上が同一であることを特徴とする請求項1～請求項4のいずれか一つに記載のセラミック電子部品の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、例えば積層セラミックコンデンサ等のセラミック電子部品の製造方法に関するものである。

【0002】

【従来の技術】図4は本発明に関する技術の背景となるセラミック電子部品の一例としての一般的な積層セラミックコンデンサの一部を破断して示す切り欠き斜視図である。図4において、1はセラミック誘電体層、2は内部電極、3は外部電極であり、内部電極2はおのの外部電極3に接続されている。

【0003】以下に従来の積層セラミックコンデンサの製造方法について説明する。まずセラミック誘電体層1となるセラミックシートは、チタン酸バリウム等の誘電体材料と、ポリビニルブチラール等のバインダ成分と、ベンジルブチルフラレート等の可塑剤成分と、溶剤成分等とを混合し、スラリー化した後、ドクターブレード法を用いてPET等の支持体上に形成する。通常、乾燥後のセラミックシートの厚みは約5～50μmである。

【0004】次にポリエチレンテレフタレートフィルム（以下PETフィルムとする）等の支持体上に、例えばパラジウムやニッケル等の内部電極2となる導電体ペーストを印刷法により導電体層を複数形成し、乾燥する。導電体層の厚みは、薄い場合には焼成時の焼結収縮により、非連続的な状態となり、静電容量の低下を招く恐れ

があるために、約2～4μmに形成する。次いでPETフィルム上に形成した導電体層とセラミックシートとを交互に熱転写によって積み重ね、積層体を得る。積層体は所望の大きさに切断された後、焼成し、両端面に外部電極3を設けていた（例えば、特公平5-25381号公報参照）。

【0005】

【発明が解決しようとする課題】しかしながら、支持体上に形成した導電体層をセラミックシート上に熱転写する場合において、導電体層が支持体上からセラミックシート上に完全に転写、移行しないことがある。この場合には、焼成後内部電極2が非連続的な状態となり、十分な静電容量が得られなかったり、ばらつきが発生するといった積層セラミックコンデンサとしての品質の不具合が発生する。

【0006】そこで本発明は、支持体から導電体層を完全にセラミックシート上に転写、移行させることにより、安定した電気的特性を有するセラミック電子部品を提供することを目的とするものである。

【0007】

【課題を解決するための手段】この目的を達成するために本発明のセラミック電子部品の製造方法は、セラミック成分と少なくとも1種類以上の有機物からなるセラミックシートを準備するステップと、支持体上に離型層を介して金属成分と少なくとも1種類以上の有機物からなる導電体層を形成するステップと、この導電体層を前記セラミックシート上に転写するステップと、さらにその上に前記セラミックシートおよび前記導電体層を交互に複数回転写し、積層体を得るステップと、この積層体を焼成するステップとを有することを特徴とするものであり、支持体上に導電体層が離型層を介して形成されているために、支持体からの離型性が従来よりも向上し、支持体から導電体層を完全にセラミックシート上に転写、移行させることができ、上記目的を達成することができる。

【0008】

【発明の実施の形態】本発明の請求項1記載の発明は、セラミック成分と少なくとも1種類以上の有機物からなるセラミックシートを準備するステップと、支持体上に離型層を介して金属成分と少なくとも1種類以上の有機物からなる導電体層を形成するステップと、この導電体層を前記セラミックシート上に転写するステップと、さらにその上に前記セラミックシートおよび前記導電体層を交互に複数回転写し、積層体を得るステップと、この積層体を焼成するステップとを有することを特徴とするセラミック電子部品の製造方法であり、支持体上に導電体層が離型層を介して形成されているために、支持体からの離型性が従来よりも向上し、支持体から導電体層を完全にセラミックシート上に転写、移行させることができ、安定した電気的特性を有するセラミック電子部品を

得ることができる。

【0009】請求項2に記載の発明は、離型層の軟化点が導電体層中に含まれる有機物の軟化点よりも高いことを特徴とする請求項1に記載のセラミック電子部品の製造方法であり、導電体層をセラミックシート上に熱転写する際、導電体層の変形を抑制し、精度良く転写することができる。

【0010】請求項3に記載の発明は、アクリル樹脂、エポキシ樹脂、メラミン樹脂の内少なくとも1種類以上で離型層を形成することを特徴とする請求項1に記載のセラミック電子部品の製造方法であり、離型層上に精度良く導電体層を形成することができ、導電体層のセラミックシートへの転写性を向上させることができる。

【0011】請求項4に記載の発明は、離型層の大きさをセラミックシートよりも大きくすることを特徴とする請求項1～請求項3のいずれか一つに記載のセラミック電子部品の製造方法であり、導電体層をセラミックシート上に転写する際に、セラミックシートと支持体の接着を防止し、セラミックシート間の剥離を抑制することができる。

【0012】請求項5に記載の発明は、導電体層に含まれる有機物とセラミックシート中に含まれる有機物が少なくとも1種類以上同一であることを特徴とする請求項1～請求項4のいずれか一つに記載のセラミック電子部品の製造方法であり、導電体層とセラミックシート間の接着性が向上し、導電体層のセラミックシートへの移行が容易となる。

【0013】以下、本発明の一実施の形態について、積層セラミックコンデンサを例に図面を参照しながら説明する。

【0014】(実施の形態1) 図1は本実施の形態における離型層13を介して、PETフィルムなどの支持体であるベースフィルム12上に形成された導電体層14を示す断面図である。

【0015】図2はベースフィルム12上に形成されたセラミックシート11を示す断面図である。

【0016】図3は積層工程を示す工程図である。支持台15上に複数のセラミックシート11を転写後、ベースフィルム12上に離型層13を介して形成された導電体層14を、セラミックシート11上に転写するものである。

【0017】図4はセラミック電子部品の一例として示す積層セラミックコンデンサの切り欠き斜視図である。1はセラミック誘電体層、2は内部電極、3は外部電極であり、内部電極2はおのおの外部電極3に接続されている。

【0018】次にニッケルを内部電極2とする積層セラミックコンデンサの製造方法について説明する。

【0019】まずチタン酸バリウム等の誘電体材料と、ポリビニルブチラール系のバインダ成分と、可塑剤成分

としてジブチルフタレート、溶剤成分として酢酸ブチルを混合し、スラリー化した後、ドクターブレード法を用いて図2に示すベースフィルム12上にセラミックシート11を形成する。一方、図1に示すように離型層13を形成しておいたベースフィルム12を準備し、離型層13上に内部電極2となる導電体層14としてニッケルペーストを所定のパターン状にスクリーン印刷やグラビア印刷の印刷法などで形成し、乾燥する。ニッケルペースト中には、ニッケル粉末と溶剤の他、有機バインダ成分が含まれている。溶剤としては、脂肪族ナフサ、芳香族ナフサ、テルピネオール、有機バインダ成分としてはエチルセルロースを用いることが一般的である。乾燥後のニッケルペースト中には、大部分の有機溶剤は飛散し、金属成分と有機バインダ成分のみとなる。次に、積層工程について図3を参照しながら説明する。まず支持台15上に複数枚セラミックシート11を積層後、導電体層14を被導電体層形成面側から加圧かつ加熱により、セラミックシート11上に転写する。次に、セラミックシート11と導電体層14を交互に所望の回数転写し、その上にセラミックシート11を複数枚積層することによって切断前の積層体を得ることができる。導電体層14の転写とは、加熱により導電体層14中およびセラミックシート中の有機成分をやや軟化させ、加圧により両者の接触面積を増大させ、両者の接着性を誘発すると同時に離型層13からの分離を促すものである。ニッケルペースト中に含まれる有機バインダとして、一般的なエチルセルロース系を用いた場合、60℃～140℃、50kg/cm²～150kg/cm²の条件で十分な転写を行うことができる。60℃以下の場合には有機成分の十分な軟化は望めないし、150℃以上の場合にはPETフィルムなどのベースフィルム12が劣化してしまう。さらに導電体層14中にセラミックシート11中に含まれる有機成分と同一の有機成分を混入させることは、導電体層14とセラミックシート11間の接着力を高めることができるために導電体層14の転写を容易にすることができる。このように本発明はニッケルペーストなどの金属ペーストを用いて行うものであり、金属ペーストは金属成分と有機成分とからなる場合についてのみ効果を発揮するものである。しかしながら、高積層品を作製する場合には、転写時の熱が積層体内部に蓄積し、有機成分の軟化を誘発するためにセラミックシート11が伸びて、精度良く積層を行うことができないこともある。そのため、転写時の積層体の温度を、積層体中の有機成分の軟化点よりも低くしておくことが好ましい。また、離型層13がベースフィルム12よりも小さくかつセラミックシート11よりも小さい場合には導電体層14を転写するときにベースフィルム12とセラミックシート11が直接接触し、セラミックシート11を剥離させてしまう場合がある。その結果焼結体は構造欠陥を有し、良品を得ることができなくなるので、離型層13の大き

さはセラミックシート11よりも大きくしておくことが重要である。

【0020】その後積層体をチップ状に切断し、大気中、350℃にて脱脂が行われた後、窒素、水素からなる還元雰囲気中1300℃で焼成される。この焼成によりチタン酸バリウムを主成分とするセラミック誘電体層1とニッケルを主成分とする内部電極2が同時に焼結した焼結体を得る。なお、焼成後の焼結体寸法は約縦3.1mm、横1.5mmであり、内部電極2間のセラミック誘電体層1の厚みは5μm、内部電極2の厚みは1.8μmであった。次いでこの焼結体の内部電極2の露出した両端面に銅の外部電極3が形成され、図4に示す積層セラミックコンデンサとなる。本発明の一実施の形態として、厚み9μmのセラミックシート11と厚み2.5μm*

*mの導電体層14を用い、各々100枚転写、積層を行い、そのときの導電体層14のセラミックシート11上への転写性および焼成後の積層セラミックコンデンサの静電容量を測定し、評価を行った。比較のために、離型層13を形成していないベースフィルム12も準備し、同様に導電体層14を形成し、転写性および静電容量を離型層13を形成した場合と比較している。転写性については、導電体層14を転写後のベースフィルム12側に残留する導電体層14の割合を全パターン重量に対する割合で示している。転写性および静電容量の測定結果を(表1)に示す。

【0021】

【表1】

離型層の種類	導電体層の転写性 (%)	静電容量 (μF)
アクリル	100	8.56
エポキシ	100	8.43
メラミン	100	8.66
アクリル+メラミン	100	8.61
エポキシ+メラミン	100	8.46
アクリル+エポキシ+メラミン	100	8.50
なし	60	5.11

【0022】離型層13を設けた場合については、転写がほぼ完全に行われていることがわかる。一方、離型層13を設けなかった場合については、導電体層14の転写が不十分であるために十分な静電容量が得られていない。この結果から、ベースフィルム12上に離型層13を介して有機成分を含む導電体層14を形成し、セラミックシート11上に転写することにより、転写性を十分に改善することができる。その結果、導電体層14の転写不良による静電容量のばらつきや低下といった積層セラミックコンデンサとしての致命的な不良を抑制することができ、歩留まりの向上に対して絶大な効果がある。

【0023】以下本発明に関し、重要な点について記載する。

(1) 離型層13は、ニッケルペーストの印刷時に、はじきが発生を防ぎ、離型層13上に精度良く導電体層14を形成するために、ニッケルペースト中の溶剤成分と離型層13とのぬれ性が良いことが必要である。

(2) また離型層13は、転写時の導電体層14の離型性が著しく劣化するのを防ぐため、ニッケルペースト中の溶剤成分と化学反応を起こさないことが望まれる。

(3) さらに離型層13は、積層精度を向上させるため、積層時の圧力および熱によって軟化したり、変質したりしないことといった性能が要求される。

(4) さらにまた離型層13とベースフィルム12との※50

※結合強度よりも、離型層13と導電体層14との結合強度の方が小さくできるもので形成することが必要である。

(5) 本実施の形態においては厚み75μmのベースフィルム12上に厚み1μmの離型層13を形成し、その上に厚み5μmの導電体層14を形成した。離型層13の厚みは、導電体層14の転写性への関与は少ない。重要なことは導電体層14とベースフィルム12が必ず非接触の状態であり、つまり、導電体層14とベースフィルム12間の離型層13には欠陥等なく、また、離型層13の導電体層14を形成する面はできるだけ平滑で水平面にすることである。

(6) 上記(1)～(5)の性能を満足するためにアクリル樹脂、エポキシ樹脂、メラミン樹脂またはそれらの混合系樹脂を離型層13として用いることが有効である。アクリル樹脂を用いる際は、熱的安定性を向上させるために、エポキシ樹脂、メラミン樹脂と混合させて用いることが好ましい。

(7) 上記(4)で記載したように、離型層13とベースフィルム12間の結合強度を向上させるためにベースフィルム12の離型層13の形成面に凹凸を設けて離型層13との接触面積を増加させることが好ましい。

(8) 離型層13の軟化を防ぐために、導電体層14の乾燥時の温度や転写時の温度については、離型層13の軟化点以下で行う必要がある。

(9) 脱パイの時の温度は、溶剤が積層体から除去でき、かつ導電体層14中の金属成分（本実施の形態においてはニッケル）の酸化が進みすぎない程度にすることが望ましく、具体的には350℃以下で行うことが望ましい。

(10) 導電体層14の材料としてニッケルを用いたが銅などの卑金属やまたパラジウム、銀-パラジウムなどの貴金属を用いてもかまわない。

(11) 積層体を焼成する際は、導電体層14中の金属成分（本実施の形態においてはニッケル）の酸化が進みすぎて内部電極2としての役割を果たさなくなるように、還元雰囲気中で行うのである。

(12) 上記実施の形態においては積層セラミックコンデンサを例に説明したが、本発明はセラミックシートと金属ペーストを用いて形成した導電体層との積層工程を有する一般的なセラミック電子部品、例えば積層バリスタ、積層サーミスタ、積層フィルタ、フェライト部品、セラミック多層基板の製造においても同様の効果が得られる。

【0024】

【発明の効果】以上本発明によると、支持体上に離型層を介して導電体層を形成することにより、支持体から導電体層が離型し易くなりセラミックシート上への導電

層の転写性が向上する。

【0025】その結果、導電体層のセラミックシートへの転写不良による特性不良を削減でき、安定した電気的特性を有するセラミック電子部品を、歩留まりよく製造することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態における離型層上に形成した導電体層の断面図

【図2】本発明の一実施の形態におけるベースフィルム上に形成されたセラミックシートの断面図


【図3】本発明の一実施の形態における転写積層工程を示す断面図

【図4】一般的な積層セラミックコンデンサの一部切り欠き斜視図


【符号の説明】

- 1 セラミック誘電体層
- 2 内部電極
- 3 外部電極
- 11 セラミックシート
- 12 ベースフィルム
- 13 離型層
- 14 導電体層
- 15 支持台


【図1】




【図2】



【図4】



【図3】



(6)

特開平11-251182

フロントページの続き

(72)発明者 大宮 磨人
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72)発明者 稲垣 茂樹
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

PAT-NO: JP411233387A
DOCUMENT-IDENTIFIER: JP 11233387 A
TITLE: MANUFACTURE OF LAMINATED CERAMIC
ELECTRONIC COMPONENT
PUBN-DATE: August 27, 1999

INVENTOR-INFORMATION:

NAME	COUNTRY
SAKAGUCHI, YOSHIYA	N/A
NAGAI, ATSUO	N/A
KURAMITSU, HIDENORI	N/A
KOMATSU, KAZUHIRO	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP10034484

APPL-DATE: February 17, 1998

INT-CL (IPC): H01G013/00, H01G004/12

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a laminated ceramic electronic component which does not have cracks or delaminations.

SOLUTION: A metal film 2a used as an internal electrode 2 is formed on a ceramic sheet 1a, which consists of polyethylene and dielectric powder and has 70% porosity through a thin-film formation method. Next, a plurality of ceramic sheets 1a are laminated, and after pressurization are heat-treated to obtain a laminate. The laminate is cut into the shape of a

chip thereafter, to
obtain a burned sintered body. Subsequently, external
electrodes are formed on
the both exposed end faces of the internal electrodes of
the laminate.

COPYRIGHT: (C)1999,JPO

PAT-NO: JP411111560A
DOCUMENT-IDENTIFIER: JP 11111560 A
TITLE: PRODUCTION OF CERAMIC ELECTRICAL
COMPONENT
PUBN-DATE: April 23, 1999

INVENTOR-INFORMATION:

NAME
NAGAI, ATSUO
SAKAGUCHI, YOSHIYA
KURAMITSU, HIDENORI
KOMATSU, KAZUHIRO

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP09272340

APPL-DATE: October 6, 1997

INT-CL (IPC): H01G004/30, H01G004/12 , H01G004/12


ABSTRACT:

PROBLEM TO BE SOLVED: To prevent the generation of cracks during the production of ceramic electrical components.

SOLUTION: This production method consists of a first step for forming a temporary laminate by laminating a ceramic sheet 1a and an inner electrode, a second step for obtaining a laminate by press-fitting the temporary laminate, a third step for baking the laminate, and a fourth step for forming at least one pair of outer electrodes in a manner such that they are

connected electrically
with the inner electrode at a predetermined position of the
laminate. The
ceramic sheet 1a for the first step contains at least
polyethylene and ceramic
material, and the sheet has a porosity of 30% or higher.

COPYRIGHT: (C)1999,JPO



Europäisches Patentamt
European Patent Office
Office européen des brevets



(11) **EP 1 139 355 A1**

(12)

EUROPEAN PATENT APPLICATION
published in accordance with Art. 158(3) EPC

(43) Date of publication:
04.10.2001 Bulletin 2001/40

(51) Int Cl.7: **H01G 4/12**

(21) Application number: **00961152.6**

(86) International application number:
PCT/JP00/06460

(22) Date of filing: **21.09.2000**

(87) International publication number:
WO 01/22449 (29.03.2001 Gazette 2001/13)

(84) Designated Contracting States:
**AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
MC NL PT SE**
Designated Extension States:
AL LT LV MK RO SI

(30) Priority: **22.09.1999 JP 26863699**
07.10.1999 JP 28652299

(71) Applicant: **MATSUSHITA ELECTRIC INDUSTRIAL
CO., LTD.**
Kadoma-shi, Osaka 571-8501 (JP)

(72) Inventors:
• **KURAMITSU, Hideki**
Hirakata-shi, Osaka 573-1121 (JP)
• **NAGAI, Atsuo**
Hirakata-shi, Osaka 573-1161 (JP)
• **SAKAGUCHI, Yoshiya**
Yawata-shi, Kyoto 614-8332 (JP)


(74) Representative: **Balsters, Robert et al**
Novapat International SA,
9, rue du Valais
1202 Genève (CH)

(54) **ELECTRONIC DEVICE OF CERAMIC**

(57) A method of manufacturing ceramic includes a first step of compressing a ceramic sheet (10a) containing ceramic powder and organic to reduce porosity, a second step of forming a conductor layer (2) of metallic paste on the ceramic sheet (10b), a third step of stacking a plurality of ceramic sheets (10b) into a laminate such that each ceramic sheet (10b) is sandwiched between conductor layers (2), and a fourth step of sintering the

laminate. Since the conductor layer (2) is formed on the ceramic sheet (10b) with its porosity reduced, metallic components are hindered from passing into the ceramic sheet (10b). The conductor layer can be formed by transferring onto a ceramic sheet to suppress the diffusion of the metallic components of the conductor layer. This method reduces short circuits of ceramic devices and increases the yield rate.

Fig. 1



EP 1 139 355 A1